PHY
- EthTrcv Teil 1 — Grundlagen & Einordnung im AUTOSAR Ethernet-Stack
Der Auftakt der EthTrcv-Serie: Was ein Ethernet Transceiver ist, wie EthTrcv im AUTOSAR Layered Architecture Model zwischen EthIf und PHY-Hardware sitzt, und welche PHY-Chips in der Praxis verbaut werden.
- EthTrcv — Master/Slave-Konfiguration bei 100BASE-T1
Warum 100BASE-T1-Links eine feste Master/Slave-Rolle brauchen, wie sie im PHY-Register und im ARXML konfiguriert wird, und warum ein Rollenkonflikt der klassischste 'kein Link'-Fehler im Feld ist.
- EthTrcv — MDIO-Zugriff und PHY-Register direkt lesen
Register-level MDIO-Diagnose für EthTrcv: Standard- und Vendor-Register lesen, Link-Status und Fehlerflags interpretieren, und eine Fallstudie zu einem Link der nicht hochkommt.
- EthTrcv von der Hardwareseite — PHY-Architektur für Software-Entwickler
Was im PHY-Chip passiert, wenn EthTrcv_Init aufgerufen wird: Architektur aus PMA, PCS und MDI, Link-Training bei 100BASE-T1 und die Energiezustände des PHY — konzeptionell erklärt, ohne Elektronik-Tiefe.
- EthTrcv Hardware Deep Dive — Die physikalischen Interfaces des PHY-Chips
Ein Hardware Deep Dive für Software-Entwickler: Was auf PCB-Ebene passiert wenn EthTrcv konfiguriert wird — MAC-Interfaces, MDIO-Bus, Leitungsseite und der Weg eines Frames durch den PHY.