Der Hardware-Architektur-Post dieser Serie hat die drei Hardware-Varianten laut SWS gezeigt. Dieser Post geht eine Ebene tiefer: Was passiert auf PCB-Ebene, wenn ein Frame vom Host durch den Switch zu einem externen Port läuft?
Die host-seitigen Interfaces
Der Host-SoC verbindet sich mit dem Switch-Chip über dieselben MAC-seitigen
Interfaces, die auch bei einem einfachen EthTrcv-Setup verwendet werden —
das elektrische Interface unterscheidet nicht zwischen "spricht mit einem
einzelnen PHY" und "spricht mit einem Switch". Bei höherer Portanzahl und
Bandbreite kommt meist RGMII oder SGMII zum Einsatz:
Diese beiden Diagramme stammen aus dem EthTrcv-Hardware-Deep-Dive dieses Blogs — die elektrische Spezifikation von RGMII/SGMII ändert sich nicht dadurch, dass am anderen Ende ein Switch statt eines einzelnen PHYs sitzt. Bei einem Switch ist "PHY" in den Diagrammen entsprechend durch "Switch" zu lesen. |
Interne Port-zu-Port-Verbindungen
Der wesentliche Unterschied zu einem einfachen Transceiver-Setup: Zwischen den externen Ports gibt es keinen klassischen Bus, über den der Host mitlesen könnte. Die Forwarding-Entscheidung passiert vollständig switch-intern, wie im folgenden Diagramm dargestellt:
Der Host sieht in dieser Architektur ausschließlich Frames, die für ihn selbst bestimmt sind, plus alles, was er explizit über Mirroring (siehe Teil 4 dieser Serie) anfordert.
Eingebettete vs. externe PHYs
Wie im Hardware-Architektur-Post gezeigt, hängt die physische Anbindung der externen Ports von der Hardware-Variante ab:
Eingebettete PHYs (Variante 2) — kein zusätzlicher IC pro Port, der Switch-Chip selbst treibt die Leitung
Externe PHYs (Varianten 1 und 3) — pro Port ein eigenständiger
EthTrcv-Chip, angebunden über MII/MDIO
Für die MDI (Medium Dependent Interface), also den eigentlichen Kabelanschluss, gelten dieselben Aspekte wie beim einfachen Transceiver: Single-Pair-Leitung bei 100BASE-T1/1000BASE-T1, automotive Steckverbinder (FAKRA, HSD, MATEnet), EMV-Filterung durch Common-Mode-Chokes.
Power Sequencing bei Mehrport-Chips
Ein Switch-Chip mit mehreren (ggf. eingebetteten) PHYs hat ein deutlich
komplexeres Power-Sequencing-Problem als ein einzelner PHY: Mehrere
Spannungsebenen (Kern, I/O, PHY-Analogteil je Port) müssen in der
richtigen Reihenfolge hochfahren, bevor EthSwt_Init überhaupt erfolgreich
auf die Register zugreifen kann (siehe ETHSWT_E_ACCESS in Teil 2 dieser
Serie). Ein einzelner falsch sequenzierter Port kann im schlimmsten Fall
den gesamten Switch-Boot blockieren, wenn der Chip beim Reset auf einen
gemeinsamen internen Bus wartet, der von allen Domänen gespeist wird.
EMV-Aspekte bei dicht gepackten Ports
Mehrere Hochfrequenz-Leitungen (RGMII bei 125 MHz DDR, mehrere Single-Pair-Kabel) dicht nebeneinander auf einer Leiterplatte erhöhen das Risiko von Übersprechen zwischen benachbarten Ports. In der Praxis bedeutet das: ausreichender Leitungsabstand, konsequente Massefläche zwischen Port-Gruppen und eine sorgfältige Leiterbahnführung sind bei Mehrport-Switches noch wichtiger als bei einem einzelnen PHY.
Vom Bit zum Signal — ein Frame durch den Switch
Frame kommt am Host-Interface (RGMII/SGMII) an
Forwarding-Engine führt den ARL/FDB-Lookup durch (siehe ARL-Tabelle-Post)
VLAN- und Prioritätsbehandlung laut Ingress-Konfiguration (Teil 3/4)
Einreihung in die passende Egress-Queue (siehe TSN-Post zu Shapern)
Ausgabe am Zielport, ggf. mit VLAN-Retagging
Switches arbeiten in aller Regel Store-and-Forward: Ein Frame wird vollständig gepuffert, bevor die Weiterleitungsentscheidung getroffen wird — im Gegensatz zu Cut-Through, wo bereits nach dem Header weitergeleitet wird. Das kostet zusätzliche Latenz (proportional zur Framegröße), ist aber notwendig, um z. B. die CRC vor der Weiterleitung zu prüfen und fehlerhafte Frames nicht ins gesamte Netz zu streuen. |
Zusammenfassung
| Aspekt | Kernaussage |
|---|---|
Host-Interface | RGMII/SGMII — dieselbe Elektrik wie bei einem einfachen EthTrcv-Setup |
Interner Frame-Pfad | Läuft vollständig switch-intern über die Forwarding-Engine, der Host sieht nur relevante bzw. gespiegelte Frames |
Power Sequencing | Bei Mehrport-Chips deutlich komplexer als bei einem einzelnen PHY |
Store-and-Forward | Der Standardfall bei automotive Switches — kostet Latenz, sichert aber CRC-Prüfung vor Weiterleitung |